鉅大LARGE | 點擊量:1437次 | 2020年03月03日
ADC電源抑制中如何計算允許的電源紋波
在這篇博文中,我們將完成模數轉換器(ADC)表征,解釋結果,并深入了解元件選擇,以了解電源規格權衡與ADC性能的關系。
讓我們首先看一下ADCpSRR特性。為了保持連續性,我們將使用ADC3444作為示例。該ADC3444是一款四通道,14位,125MSpS流水線ADC。使用“在ADC中測量pSRR”中開發的方法,我們創建了這些pSRR圖:
模擬VDD(AVDD)pSRR在DC和基波與頻率之間。AVDDpSRR與基波輸入功率。數字VDD(DVDD)pSRR與頻率的關系。作為前面討論的提示,插入ADC模擬電源(AVDD)的頻率f0的AC信號產生三個雜散:一個在DC處于f0處,兩個在單個音調附近,頻率為f±f0。ADC(DVDD)的數字電源上的相同AC信號為f0。見圖1。
圖1:由ADC電源上的AC信號引起的雜散位置
該ADC3444AVDD和DVDD提供完整的pSRR特性,如下圖所示。請注意,每個ADC的本地旁路都已到位,每個AVDD電源引腳上的電流為0.1μF,每個DVDD電源引腳上的電流為0.22μF,AVDD上的總電流為1.3μF,DVDD上的電流為0.88μF。圖2是測試配置框圖。
圖2:(a)AVDD測試電路配置;(b)DVDD測試電路配置
圖3顯示了-2dBFS時基波的pSRR與頻率的關系。兩個結論突然出現在你面前:
基波周圍的兩個雜散的pSRR比DC的pSRR差20dB。兩種pSRR均為~200kHz,并且實際上正在改善。圍繞基本面的惡化的pSRR可能表明對基本幅度的依賴性。因此,我用500kHzADC電源AC信號(干擾信號)測量了pSRR與幅度基波。
pSRR與頻率的改善不是由ADCpSRR引起的,而是由旁路電容衰減的干擾信號引起的。
圖3:AVDDpSRR與頻率的關系
為了驗證AVDD電源的pSRR是否依賴于基波,測量了圖4。它顯示了帶有基波的雜散的dB/dB依賴性。換句話說,干擾源存在于基波周圍,具有設定的dBc(低于載波的dB)響應。在DC,干擾源對于ADC的動態范圍內的任何信號保持恒定。
圖4:AVDDpSRR與模擬輸入功率的關系
我對ADC的數字電源采用了相同的方法,如圖5和圖6所示。正如預期的那樣,數字電源pSRR比模擬電源的pSRR要好一個數量級,即20dB。還可以感覺到旁路電容的存在,但超過300kHz,但不會像模擬電源一樣長。也沒有依賴于基波的幅度。
圖5:DVDDpSRR與頻率的關系
圖6:DVDDpSRR與輸入功率的關系
這是一項有趣的練習,但我們可以從結果中得出什么結論呢?
第一個結論是ADC3444中使用的架構對模擬電源最敏感。請記住,上述結果是典型的,應添加保護帶。由于28dB是-2dBFS時的最差結果,pSRR降低了dB/dB,因此全擺幅0dBFS將具有26dB的pSRR。考慮到過熱和過載變化至少10dB的保護帶,使ADC3444AVDD的最小pSRR為16dB。10dB保護帶是一種估計值,需要額外的特性以確保足夠的性能水平。
使用與“在ADC中測量pSRR”中相同的等式,參見下面的等式1和2。現在可以估計DC/DC轉換器中存在的最大允許紋波,現在考慮到ADC直接由包含紋波的電源供電。
圖7:非理想AVDD電源的電路配置
系統設計公差將揭示維持所需性能的最大可接受刺激。我們在這里考慮最差的雜散不能超過-95dBFS。這意味著使用16dB最壞情況pSRR并使用下面的等式1和2,我們可以確定最大允許電源紋波。
(ADCpSRR衰減后允許的最大紋波幅度)
這導致我們:
這是AVDD電源引腳上可能出現的最大紋波。
我們可以通過以下方式放寬這一嚴格要求:
減少pSRR上的保護頻帶。不在完全動態范圍內運行ADC。允許FTT中的雜散大于-95dBFS。DVDD電源pSRR將具有圖8所示的測試配置。
圖8:非理想AVDD電源的電路配置
DVDD最差為62dB。在這個典型值上保持10dB的余量,我們可以計算出DVDD電源引腳上的最差干擾,以確保FFT中的-95dBFS性能為14.17mVpp。
這些計算提供了ADC兩種電源所需性能的指導原則。在我的下一篇文章中,我將討論為每種供應開發適當的電源解決方案及其對性能的影響。
讓我們首先看一下ADCpSRR特性。為了保持連續性,我們將使用ADC3444作為示例。該ADC3444是一款四通道,14位,125MSpS流水線ADC。使用“在ADC中測量pSRR”中開發的方法,我們創建了這些pSRR圖:
模擬VDD(AVDD)pSRR在DC和基波與頻率之間。AVDDpSRR與基波輸入功率。數字VDD(DVDD)pSRR與頻率的關系。作為前面討論的提示,插入ADC模擬電源(AVDD)的頻率f0的AC信號產生三個雜散:一個在DC處于f0處,兩個在單個音調附近,頻率為f±f0。ADC(DVDD)的數字電源上的相同AC信號為f0。見圖1。
圖1:由ADC電源上的AC信號引起的雜散位置
該ADC3444AVDD和DVDD提供完整的pSRR特性,如下圖所示。請注意,每個ADC的本地旁路都已到位,每個AVDD電源引腳上的電流為0.1μF,每個DVDD電源引腳上的電流為0.22μF,AVDD上的總電流為1.3μF,DVDD上的電流為0.88μF。圖2是測試配置框圖。
圖2:(a)AVDD測試電路配置;(b)DVDD測試電路配置
圖3顯示了-2dBFS時基波的pSRR與頻率的關系。兩個結論突然出現在你面前:
基波周圍的兩個雜散的pSRR比DC的pSRR差20dB。兩種pSRR均為~200kHz,并且實際上正在改善。圍繞基本面的惡化的pSRR可能表明對基本幅度的依賴性。因此,我用500kHzADC電源AC信號(干擾信號)測量了pSRR與幅度基波。
pSRR與頻率的改善不是由ADCpSRR引起的,而是由旁路電容衰減的干擾信號引起的。
圖3:AVDDpSRR與頻率的關系
為了驗證AVDD電源的pSRR是否依賴于基波,測量了圖4。它顯示了帶有基波的雜散的dB/dB依賴性。換句話說,干擾源存在于基波周圍,具有設定的dBc(低于載波的dB)響應。在DC,干擾源對于ADC的動態范圍內的任何信號保持恒定。
圖4:AVDDpSRR與模擬輸入功率的關系
我對ADC的數字電源采用了相同的方法,如圖5和圖6所示。正如預期的那樣,數字電源pSRR比模擬電源的pSRR要好一個數量級,即20dB。還可以感覺到旁路電容的存在,但超過300kHz,但不會像模擬電源一樣長。也沒有依賴于基波的幅度。
圖5:DVDDpSRR與頻率的關系
圖6:DVDDpSRR與輸入功率的關系
這是一項有趣的練習,但我們可以從結果中得出什么結論呢?
第一個結論是ADC3444中使用的架構對模擬電源最敏感。請記住,上述結果是典型的,應添加保護帶。由于28dB是-2dBFS時的最差結果,pSRR降低了dB/dB,因此全擺幅0dBFS將具有26dB的pSRR。考慮到過熱和過載變化至少10dB的保護帶,使ADC3444AVDD的最小pSRR為16dB。10dB保護帶是一種估計值,需要額外的特性以確保足夠的性能水平。
使用與“在ADC中測量pSRR”中相同的等式,參見下面的等式1和2。現在可以估計DC/DC轉換器中存在的最大允許紋波,現在考慮到ADC直接由包含紋波的電源供電。
圖7:非理想AVDD電源的電路配置
系統設計公差將揭示維持所需性能的最大可接受刺激。我們在這里考慮最差的雜散不能超過-95dBFS。這意味著使用16dB最壞情況pSRR并使用下面的等式1和2,我們可以確定最大允許電源紋波。
(ADCpSRR衰減后允許的最大紋波幅度)
這導致我們:
這是AVDD電源引腳上可能出現的最大紋波。
我們可以通過以下方式放寬這一嚴格要求:
減少pSRR上的保護頻帶。不在完全動態范圍內運行ADC。允許FTT中的雜散大于-95dBFS。DVDD電源pSRR將具有圖8所示的測試配置。
圖8:非理想AVDD電源的電路配置
DVDD最差為62dB。在這個典型值上保持10dB的余量,我們可以計算出DVDD電源引腳上的最差干擾,以確保FFT中的-95dBFS性能為14.17mVpp。
這些計算提供了ADC兩種電源所需性能的指導原則。在我的下一篇文章中,我將討論為每種供應開發適當的電源解決方案及其對性能的影響。
上一篇:如何測量模數轉換器中的電源抑制